Программируемые аналоговые интегральные схемы

Программируемые аналоговые интегральные схемы (FPAA)

Дата добавления: 2014-11-27 ; просмотров: 1406 ; Нарушение авторских прав

Схемы аналоговой обработки сигналов выполняются на дискретных компонентах – операционных усилителях, компараторах, мультиплексорах и т.п. При этом аналоговая часть схемы зачастую занимает большую часть площади печатной платы и требует сложной настройки. Решить проблему создания разнообразных аналоговых устройств, кардинально снизив стоимость и габариты, позволяет использование программируемых аналоговых интегральных схем ПАИС (FPAA).

Фирма Lattice Semiconductor разработала семейство FPAA микросхем ispPAC (In-System Programmable Analog Circuit).

Заложенная в эту серию архитектура основывается на следующих базовых функциональных ячейках: инструментальный усилитель (IA), выходной усилитель (OA), реализованных по схеме сумматора/интегратора, 2,5-вольтовый источник опорного напряжения (Reference, ИОН), 8-разрядный ЦАП с выходом по напряжению, и сдвоенный компаратор (CP). Аналоговые входы и выходы ячеек (кроме ИОН) для повышения динамического диапазона обрабатываемых сигналов выполнены по дифференциальной схеме. Два IA и один OA образуют макроячейку, называемую PAC-блоком, в которой выходы IA соединены с суммирующими входами OA. ispPAC10 имеет четыре такие макроячейки, а ispPAC20 — две. В состав ispPAC20 также входят ячейки ЦАП и компараторов. В макроячейке программируются коэффициент усиления IA в диапазоне от -10 до +10 с шагом 1, величина емкости конденсатора обратной связи в OA (128 возможных значений) и включение/выключение сопротивления обратной связи в OA.

Существует два типа FPAA – динамически и статически конфигурируемые. Различие их заключается в том, что динамически конфигурируемая схема позволяет изменять функциональную структуру в реальном масштабе времени в работающем устройстве.

В основе FPAA лежат конфигурируемые аналоговые блоки (САВ), которые содержат наборы элементов для реализации аналоговых схем – операционные усилители, источники образцового напряжения, компараторы, ЦАП, конфигурационную память (LUT, Look-Up Table) и интерфейс.

Конфигурируемые двунаправленные ячейки (IO, Input/Output Cell) служат для подачи аналоговых сигналов на САВ. Каждый вход ячейки может непосредственно подключаться к одному из блоков или предварительно обрабатываться с помощью набора из стандартных элементов, входящих в состав этой ячейки: буферный усилитель, усилитель с программируемым коэффициентом усиления, программируемый фильтр нижних частот, прецизионный усилитель.

Конфигурируемая мультиплексированная ячейка входа/выхода содержит на входе мультиплексор, который подключает один их четырех дифференциальных или несимметричных сигналов к ячейке IO.

Конфигурируемые выходные ячейки Output Cell позволяют выводить из FPAA как аналоговые сигналы, так и логические уровни. Сигналы из различных аналоговых блоков подаются на вход ячейки через программируемый мультиплексор. Каждая выходная ячейка содержит программируемый ФНЧ. Некоторые элементы из стандартной библиотеки требуют вывода сигналов в цифровой форме, например выходы данных и синхронизации АЦП. В этом случае выходные ячейки могут быть сконфигурированы в режиме цифрового выхода.

Конфигурируемый аналоговый блок (САВ) содержит статические и динамические ключи. Динамические ключи управляются входными и тактовыми сигналами и логикой регистра последовательного приближения. Статические ключи определяют общие схемы коммутации блоков, значения емкости конденсаторов, подключение входов. Независимо от назначения, все ключи управляются с помощью конфигурационной памяти (SRAM).

При включении питания данные из внешнего EPROM загружаются в теневое ОЗУ, а из него копируется в конфигурационное ОЗУ. Во время работы FPAA теневое ОЗУ может быть загружено новыми данными и микросхема начнет работать в новой конфигурации.

Таблица коэффициентов передачи (LUT) содержит информацию о передаточной функции и конфигурации каждого устройства. LUT загружается динамически и может изменить конфигурацию системы во время работы.

АЦП собирается из элементов, которые содержатся в САВ. По структуре это 8-разрядный АЦП последовательного приближения со скоростью преобразования до 250 кГц.

Формирователи опорного напряжения и тока смещения выполнены по схеме термокомпенсированных источников образцового напряжения и служат в качестве ИОН для компараторов, системного нуля и уровней ограничения входных сигналов.

Системные генераторы обеспечивают полную синхронность всех производных сигналов и основной тактовой частоты. В частности, это важно для усилителей со стабилизацией прерыванием и для логики регистра последовательного приближения АЦП.

Школа схемотехнического проектирования устройств обработки сигналов. Занятие 14. Программируемые аналоговые интегральные схемы Текст научной статьи по специальности «Компьютерные и информационные науки»

Аннотация научной статьи по компьютерным и информационным наукам, автор научной работы — Стешенко Владимир

В предыдущих занятиях основной упор был сделан на проектирование цифровых устройств обработки сигналов на базе ПЛИС. Тем не менее разработчики прекрасно понимают, что не цифрой единой жив человек.

Похожие темы научных работ по компьютерным и информационным наукам , автор научной работы — Стешенко Владимир

Текст научной работы на тему «Школа схемотехнического проектирования устройств обработки сигналов. Занятие 14. Программируемые аналоговые интегральные схемы»

Компоненты и технологии, № 1’2002

Школа схемотехнического проектирования

устройств обработки сигналов

Занятие 14. Программируемые аналоговые интегральные схемы

Никогда не выявляйте в программе ошибки, если не знаете, что с ними дальше делать.

Руководство по системному программированию Штейнбаха

Владимир Стешенко, к. т. н.

В предыдущих занятиях основной упор был сделан на проектирование цифровых устройств обработки сигналов на базе ПЛИС. Тем не менее разработчики прекрасно понимают, что не цифрой единой жив человек. Современная аппаратура обработки сигналов немыслима без аналоговой предварительной обработки, преобразования данных с датчиков и формирования управляющих напряжений и токов для исполнительных элементов. В то же время уровень интеграции и степень «сапрово-сти» аналоговых схем пока еще не достигли аналогичных показателей цифровых устройств. В этой главе делается попытка показать довольно новый класс устройств — программируемые аналоговые интегральные схемы (ПАИС, в зарубежной терминологии — FPAA, Field Programmable Analog Array).

Значение ПЛИС при проектировании цифровых схем не нуждается в дополнительных комментариях, поэтому абсолютно понятны попытки компаний-производителей элементной базы выпустить схожий по назначению и популярности компонент и для аналоговой схемотехники. Количество фирм-производителей ПАИС несколько меньше, чем производителей ПЛИС, тем не менее оно достаточно велико. Даже после ухода с рынка ПАИС такого гиганта, как Motorola, существуют несколько довольно крупных производителей ПАИС. Рассмотрим архитектуры ПАИС нескольких популярных производителей.

Один из авторитетных производителей матричных структур — Lattice Semiconductor (www.lat-ticesemi.com). Кстати, именно она начала впервые выпускать ПЛИС с возможностью программирова-

ния в системе (без извлечения какого-либо компонента из печатной платы) и впервые употребила соответствующую аббревиатуру ISP.

Теперь Lattice предлагает ПАИС с этой возможностью — семейство ispPAC (In-System Programmable Analog Circuit). В его состав входят микросхемы ispPAC10 и ispPAC20.

Заложенная в эту серию архитектура основывается на следующих функциональных базовых ячейках:

• инструментальный усилитель (IA);

• выходной усилитель (OA), реализованный по схе ме сумматора/интегратора;

• 2,5-вольтовый источник опорного напряжения (Reference, ИОН);

• 8-разрядный ЦАП с выходом по напряжению;

• сдвоенный компаратор (CP).

Аналоговые входы и выходы ячеек (кроме ИОН) для повышения динамического диапазона обрабатываемых сигналов выполнены по дифференциальной схеме. Подробно об этой серии ПАИС было написано в [1].

Проектирование устройств серии ispPAC поддерживается САПРом PAC-Designer. Этот пакет обеспечивает в графическом виде редактирование схемы путем проведения конкретных внутренних межсоединений и задания величин программируемых параметров, ее моделирование (к сожалению, пока только в частотной области), создание конфигурационного файла и его загрузку.

Разводку и задание значений параметров выполняют вручную. Но в системе также имеется библиотека некоторых готовых решений, в том числе и для построения активных фильтров. Процесс проектирования несложен, и результаты получаются достаточно быстро. Демонстрационную версию PAC-Designer можно скачать с сайта фирмы. С ее помощью легко разобраться в возможностях схем и оценить их пригодность для конкретной задачи.

Компоненты и технологии, № 1’2002

Рис. 1. Архитектура ПАИС TRAC020

Lattice не является единственным производителем ПАИС. Так, компания Fast Analog Solution (www.fas.co.uk), которая входит в группу ZETEX, предлагает такие микросхемы в серии TRAC. Фирма обозначает их как Field Programmable Analog Devices (FPAD).

Архитектура этих ПАИС приведена на рис. 1.

й 111 ill tin I* III ■)! И

Следует отметить, что цепи обратной связи могут содержать как линейные, так и нели-

нейные элементы, что позволяет строить и функциональные преобразователи.

Поставляемое программное обеспечение обладает достаточно широкими возможностями по вводу параметров и моделированию устройств. На рис. 3 представлено окно программы с загруженным проектом перемножителя «логарифм-антилогарифм» и

Каждая ячейка содержит операционный усилитель и конфигурируемые цепи обратной связи, что позволяет реализовывать базовые блоки аналоговой обработки сигналов. Так, на рис. 2 представлен интегратор.

Configuration Data Shift Register

Компоненты и технологии, № 1’2002

Configuration Memory (SRAM)

— Global Outputs = Local Outputs

4″ Order -80dB/Decade

Create Signal Generator G Create Oscilloscope Probe P

capacitor). Архитектура ПАИС AN10E40 компании Anadigm представлена на рис. 5.

На рис. 6 видно, что основное применения ПАИС AN10E40 компании Anadigm — реализация фильтров и линейных устройств обработки. Пример реализации фильтра четвертого порядка показан на рис. 7.

Каждая ячейка позволяет реализовать звено второго порядка. Конфигурация ПАИС может осуществляться с помощью микроконтроллера, встроенного в систему.

В данном случае ПАИС занимает определенную область в адресном пространстве контроллера, а конфигурационные данные хранятся в его памяти или постоянной памяти системы.

Конфигурация ПАИС возможна также и с применением последовательного ПЗУ.

Для отладки проектов, выполненных на ПАИС, фирма Anadigm выпускает специализированную отладочную плату, позволяющую провести отработку проекта.

Программное обеспечение AnadigmDe-signer поставляется бесплатно и имеет удобные средства ввода проекта, моделирования и загрузки конфигурации.

Рассмотрим пример проектирования фильтра (рис. 8)

Возможен выбор из довольно большого числа базовых узлов. Во многом процесс напоминает использование макросов в ПЛИС.

На рис. 10 представлено меню моделирования (Simulate), позволяющее задать источни-

результатами его моделирования во временной области.

Еще один известный производитель ПАИС — компания Anadigm (www.ana-digm.com).

Отличительная особенность ПАИС AN10E40 состоит в том, что они представляют собой матричную структуру (4×5 ячеек), причем каждая из ячеек выполнена на ОУ с переключаемыми конденсаторами (switched

Компоненты и технологии, № 1’2002

ки сигнала и установить контрольные точки, задать параметры моделирования и начать процесс моделирования.

На рис. 11 показан диалог задания параметров моделирования.

Можно задать начало и конец моделирования, а также его шаг.

На рис. 12 представлена панель генератора тестового сигнала. Можно выбрать форму сигнала, задать его амплитуду и частоту, а также постоянную составляющую сигнала.

Индикация процесса моделирования осуществляется с помощью осциллографа (рис. 13).

Это окно напоминает виртуальные приборы пакета LabView и функционирует подобно обычному осциллографу.

Для синтеза фильтров пакет опционально может быть дополнен утилитой FilterDesigner, окно которой приведено на рис. 14.

С ее помощью можно создать 1Ршо^ фильтра с требуемыми частотными параметрами, аппроксимацией и т.п. Утилита позволяет провести полное моделирование фильтра, задать его характеристики.

Помимо чисто цифровых или чисто аналоговых программируемых структур разрабо-

таны изделия, содержащие на одном кристалле как программируемую логику, так и аналоговые элементы и микроконтроллерное ядро. К таким системам на кристалле относятся изделия фирмы SIDSA (www.sidsa.com). Изделия содержат ядро контроллера, совместимое с ядром 8051, 6 КБ ОЗУ и способное работать на тактовых частотах до 48 МГц.

Каждый программируемый аналоговый блок содержит 4 дифференциальных канала, состоящих из трех ОУ с программируемым коэффициентом усиления и четырех компараторов с программируемым источником опорного напряжения (рис. 15).

Кроме того, в состав аналогового блока входят 4 ЦАП с конфигурируемой разрядностью от 8 до 10 бит и быстродействием 800 000 отсчетов в секунду.

Ячейка программируемой логики состоит из комбинационного блока (Combinational Block), построенного на основе таблиц перекодировки, последовательного блока (Sequential Block) и ресурсов трассировки.

Быстродействие ячеек составляет до 40 МГц, задержка в таблице перекодировок не более 5 нс.

В пакет поставки входит специализированное программное обеспечение, позволяющее провести ввод проекта, его моделирование и конфигурацию устройства.

Типовой маршрут проектирования с использованием ПО Sidsa показан на рис. 16. Как можно видеть, он состоит из разработки логической части проекта и программирования контроллерного ядра. Отдельно проводится разработка и конфигурация аналоговых узлов. Ввод проекта возможен как в схемном режиме, так и с использованием языков описания аппаратуры и подключения внешних модулей синтеза.

В комплект поставки входит отладочная плата, позволяющая провести отработку ре-

шений в реальной системе. Она содержит достаточное количество буферных элементов и каналов ввода-вывода для подачи необходимых тестовых сигналов.

В настоящее время имеются разнообразные программируемые аналоговые структуры, которые в значительной мере могут облегчить жизнь разработчика. ИМИ

1. А. Курбатов. Программируемые аналоговые интегральные схемы. Жизнь продолжается — Компоненты и технологии, № 2, 2000.

Программируемые аналоговые интегральные схемы

Универсальные аналоговые программируемые ИС: выбор элементарных функциональных узлов

Трудно переоценить значение перепрограммируемых логических интегральных схем (ПЛИС) при синтезе логических систем. Комплексное развитие элементной базы и систем автоматизированного проектирования позволяет реализовывать сложные логические системы в невиданно короткие сроки и с минимальными материальными затратами. Поэтому вполне объяснимо стремление добиться подобных результатов в области проектирования и производства аналоговых систем. Однако множество предпринятых в этом направлении попыток пока не принесли ожидаемых результатов, а программируемые аналоговые ИС (ПАИС) и матричные аналоговые БИС (МАБИС) так и не стали универсальными.

Проблемы проектирования программируемых аналоговых БИС

Стремительный прогресс в области проектирования логических систем на ПЛИС был предопределен тем, что все логические системы основываются на четко проработанном математическом аппарате алгебры Буля. Эта теория позволяет доказать, что построение произвольной логической функции возможно путем упорядоченной композиции лишь одного элементарного оператора — логического И-НЕ (или ИЛИ-НЕ). То есть любую строго логическую систему можно проектировать из элементов всего одного типа, например И-НЕ.

Совсем иная ситуация в области проектирования (синтеза) и анализа (декомпозиции) принципиальных схем аналоговых систем. В аналоговой электронике до сих пор нет единого общепризнанного математического аппарата, который позволил бы решать задачи анализа и синтеза с единых методологических позиций. Причины этого явления следует искать в истории развития аналоговой электроники.

На ранних этапах схемотехника аналоговых устройств развивалась в соответствии с концепциями функционально-узлового метода, основной идеей которого было деление сложных принципиальных схем на узлы. Узел состоит из группы элементов и выполняет вполне определенную функцию. При объединении узлы образуют блоки, платы, шкафы, механизмы — т.е. какие-то единые конструкции, которые называют устройствами. Объединение устройств образует систему. Функционально-узловой метод предполагал, что элементарными составляющими систем должны быть узлы, основная задача которых — выполнение вполне определенной функции.

Именно поэтому за критерий классификации узлов была принята функциональность, то есть факт выполнения узлом какой-то функции. Однако по мере развития электроники выделенных и обособленных функций (следовательно — и узлов) оказалось чрезвычайно много. Исчезла всякая возможность их минимизации и унификации, что необходимо для синтеза сложных систем. Именно поэтому тормозилось и продолжает тормозиться развитие матричных аналоговых БИС (МАБИС) и перепрограммируемых аналоговых интегральных схем (ПАИС).

Состояние дел в области программируемых аналоговых схем можно проследить, анализируя разработки ведущих российских и иностранных компаний. Так, специалисты ОАО «НИИТТ и завод «Ангстрем» сосредоточили усилия на разработке и производстве аналого-цифровых БМК (базовых матричных кристаллов) типа «Руль» Н5515ХТ1, Н5515ХТ101, предназначенных для систем сбора данных, контроля и управления, для медицинской техники и контрольно-измерительной аппаратуры [1].

Конструкция этих БМК включает аналоговую и цифровую матрицу. Цифровая матрица содержит 115 цифровых базовых ячеек (230 вентилей 2И-НЕ), которые расположены пятью рядами по 23 ячейки в ряд. Аналоговая матрица объединяет 18 аналоговых базовых ячеек, размещенных двумя рядами по 9 ячеек. Между рядами аналоговых ячеек располагаются два ряда конденсаторов (номиналом 17,8 пФ) и два ряда диффузионных резисторов (по 24,8 кОм). Между аналоговой и цифровой частью расположен ряд 3,2-кОм резисторов.

В БМК предусмотрено два типа аналоговых ячеек (А и Б). Ячейки типа А состоят из 12 прп- и четырех рлр-транзисторов с изолированным коллектором и 38 многоотводных диффузионных резисторов. В ячейках типа Б четыре лрл-транзистора заменены двумя р-МОП-транзисторами. Периферийные ячейки типа А и Б содержат по четыре мощных лрл-транзистора (в ячейках типа Б — с изолированным коллектором) и по два биполярных транзистора.

Цифровые базовые ячейки представлены тремя типами — из четырех л-МОП-транзисторов, из четырех р-МОП-транзисторов и из комплиментарной пары биполярных транзисторов. Кроме того, на периферии кристалла расположены мощные цифровые ячейки, которые содержат по четыре мощных л-МОП- и р-МОП-транзисто-ра, а также по два лрл-транзистора, включенных по схеме Дарлингтона.

Для БМК разработаны библиотеки стандартных аналоговых и цифровых элементов, которые существенно облегчают и ускоряют процесс проектирования устройств на базе БМК. Эти и подобные им БМК содержат несоединенные между собой наборы электрорадиоэлементов (ЭРЭ), из которых может быть получен ряд функциональных узлов, оговоренных в библиотеке. Основной недостаток таких микросхем — весьма узкая область применения, ограниченная конкретными значениями номиналов и других характеристик ЭРЭ в данном наборе. Возможности функциональных узлов, разработанных и рекомендованных для данного набора, приводятся в сопровождающей микросхему библиотеке.

Рис. 1. Структура ispPAC-10

С 2000 года фирма Lattice Semiconductor выпускает программируемые аналоговые интегральные схемы (ПАИС) семейства ispPAC (In-System Programmable Analog Circuit) с программированием в системе, т.е. без извлечения из печатной платы [2, 3]. К середине 2000 года производились три представителя этого семейства: ispPAC-Ю (рис.1), ispPAC-20 (рис.2) и ispPAC-80. Они интегрируют до 60 активных и пассивных элементов, которые конфигурируются, моделируются и программируются с помощью пакета PAC-Designer.

ПАИС семейства ispPAC содержат:

• схемы последовательного интерфейса, регистры и элементы электрически репрограммируемой энергонезависимой памяти (EEPROM), обеспечивающие конфигурирование матрицы;
• программируемые аналоговые ячейки (PACcells) и состоящие из них программируемые аналоговые блоки (PACblocks);
• программируемые элементы для межсоединений (ARP — Analog Routing Pool).

Заложенная в эту серию архитектура основывается на базовых ячейках, содержащих: инструментальный усилитель (ИУ); выходной усилитель (ВУ), реализованный по схеме сумматора/интегратора; источник опорного напряжения 2,5 В (ИОН); 8-разрядный ЦАП с выходом по напряжению и сдвоенный компаратор (КП). Аналоговые входы и выходы ячеек (кроме ИОН) для повышения динамического диапазона обрабатываемых сигналов выполнены по дифференциальной схеме. Два ИУ и один ВУ образуют макроячейку, называемую РАС-блоком, в котором выходы ИУ соединены с суммирующими входами ВУ. Микросхема ispPAC-10 включает четыре РАС-блока, a ispPAC-20 — два. В состав ispPAC-20 также входят ячейки ЦАП и компараторов. В ячейке программируются коэффициент усиления ИУ в диапазоне от -10 до +10 с шагом 1, а в цепи обратной связи ВУ — величина емкости конденсатора (128 возможных значений) и включение/выключение сопротивления.

Ряд изготовителей ИС применяют для программирования аналоговых функций технологию «переключаемых конденсаторов», предполагающую изменение емкости частотно-задающих цепей посредством электронного ключа, переключающегося по условию.

Рис. 2. Структура ispPAC-20

Подход компании Lattice основан на использовании схем с постоянными во времени характеристиками, которые могут быть изменены в процессе переконфигурования системы без выключения питания. Это улучшение существенно, так как избавляет от дополнительных обработок сигнала, необходимых в первом методе.

Средства внутренней разводки (Analog Routing Pool) позволяют соединять друг с другом входные контакты микросхемы, входы и выходы макроячеек, выход ЦАП и входы компараторов. Объединяя несколько макроячеек, можно строить схемы перестраиваемых активных фильтров в диапазоне частот от 10 до 100 кГц, основанных на использовании звена интегратора.
Следует заметить, что ispPAC фирмы Lattice в наибольшей степени приближены к ПАИС. Единственный их недостаток — отсутствует система универсальных базовых элементов, которая позволяла бы проектировать не только перестраиваемые активные фильтры, а достаточно широкое множество аналоговых систем. Именно это обстоятельство мешает ispPAC фирмы Lattice Semiconductor стать аналогом ПЛИС таких фирм, как Altera и Xilinx.

В целом, анализируя ситуацию в области разработок и практических реализаций аналоговых микросхем, можно сделать ряд обобщений:

• основная масса промышленно реализованных аналоговых микросхем по степени интеграции не может быть отнесена к БИСам;
• аналоговые БИС и БМК предназначаются для проектирования устройств определенного класса, т.е. они не универсальны;
• при проектировании больших аналоговых систем главенствующим остается функционально-узловой метод (специализированные комплекты ИС, например для телевизионных приемников).

Единый базис проектирования ПЛИС и МАБИС

Однако задача разработки единого схемотехнического базиса проектирования аналоговых систем все же имеет решение, что мы попробуем теоретически обосновать и показать возможные направления практической реализации изложенных идей.

Прежде всего, следует выбрать математическую модель большой аналоговой электронной системы, которая позволила бы выделить малочисленную группу базисных элементов. В области анализа и синтеза электронных схем альтернатив математическому аппарату систем линейных дифференциальных уравнений практически нет, что было признано еще в шестидесятых годах прошлого столетия [4, 5]. Отметим, однако, что идея практического массового использования данной методологии и сегодня еще не овладела умами всех специалистов.

Система дифференциальных уравнений состоит из элементов, их связей и характеризуется определенной структурой. Элементный базис дифференциальных уравнений был исследован в первой половине прошлого века в рамках научной дисциплины «автоматика». В данной области проявилось такое достоинство дифференциальных уравнений, как унификация: их форма не зависит от описываемой модели процесса. Однако в стандартной форме записи дифференциального уравнения нет никакой наглядной информации о характере взаимосвязей в исследуемой системе. Поэтому методы наглядного отображения структуры систем дифференциальных уравнений в виде различного рода схем разрабатывались на всем протяжении развития теории автоматического управления.

К концу 60-х годов двадцатого века вполне сложилась современная точка зрения на структурную организацию моделей динамических систем [6]. Формирование математической модели системы начинается с ее разбиения на звенья и последующего их описания — либо аналитически в виде уравнений, связывающих входные и выходные величины звена; либо графически в виде мнемосхем с характеристиками. По уравнениям или характеристикам отдельных звеньев составляются уравнения или характеристики системы в целом.

Звенья динамических систем, выделенные в качестве типовых

АНАЛОГОВЫЕ ПРОГРАММИРУЕМЫЕ МИКРОСХЕМЫ

ОБЩИЕ СВЕДЕНИЯ

Более половины всех электронных проектов связаны с применением аналоговой или аналого-цифровой схемотехники. Поэтому естественно, что в области разработки БИС/ СБИС с программируемой структурой этому направлению также уделяется необходимое внимание.

Аналоговые и аналого-цифровые фрагменты уже давно встраиваются в БИС/СБИС микроконтроллеров, технология БМК также нашла применение в этой области. В после­дние годы интерес фирм-разработчиков вызывают аналоговые и аналого-цифровые БИС/ СБИС с программируемой структурой. Наличие микросхем, структура которых конфигу­рируется из аналоговых блоков с программируемыми параметрами, позволяет созда­вать устройства для решения многих задач обработки аналоговых сигналов. Такие зада­чи характерны для систем управления техническими объектами различного назначения, получающими информацию отдатчиков физических величин той или иной природы (тем­пературы, давления и т. п.) в виде электрических сигналов. В подобных системах нужны как аналого-цифровые преобразователи (АЦП) для оцифровки выходных сигналов дат­чиков, так и средства коммутации аналоговых сигналов, их предварительной фильтра­ции, суммирования или вычитания, нормализации, интегрирования и т. д. Подобные за­дачи решаются средствами, для которых иногда используется термин «Front-End Design». На основе микросхем с программируемыми структурами возможно быстрое проектиро­вание подсистем аналоговой и аналого-цифровой обработки сигналов, их отладка, со­здание промышленных образцов и быстрый выход на рынок.

Впервые о создании БИС с массивом программируемых пользователем аналоговых элементов объявила фирма «Motorola» (1997 г.). Эти БИС были анонсированы под на­званием МРАА020 (Motorola Field Programmable Analog Arrays), но не доведены до про­мышленного выпуска. Тем не менее анализ организации и возможностей этих БИС пред­ставляет интерес, поскольку проявляется преемственность в вопросах реализации меж­ду этими БИС и последующими разработками. В 1999 г. фирма «Lattice Semiconductor» выпустила семейство внутрисхемно программируемых (In-System Programmable) анало­говых схем типа ispPACIO и ispPAC20.

В микросхемах фирмы «Motorola» для построения операционных звеньев использу­ется схемотехника с переключаемыми конденсаторами, в микросхемах фирмы «Lattice Semiconductor» — традиционные решения с применением точных масштабирующих ре­зисторов.

В цифровой технике сигналы принимают лишь два значения, одно из которых соответ­ствует логической единице, другое — логическому нулю. Проблема точного задания этих сигналов отсутствует — требуется лишь надежно отличать один из этих сигналов от другого. Совершенно иным является положение в аналоговой технике, где сигнал должен переда­вать точное значение величины с погрешностью в десятые или сотые доли процента, т. е. требуется «дозирование» сигналов с разрешающей способностью в тысячи или даже бо­лее уровней. Традиционно (до конца 1970-х- начала 1980-х гг.) роль дозирующих парамет­ров играли в первую очередь сопротивления точных резисторов. Так, например, в извест­ной схеме масштабирующего усилителя, т. е. устройства умножения сигнала, заданного напряжением постоянного тока, на константу (рис. 7.35, а) используются два точных рези­стора, от соотношения сопротивлений которых зависит функциональная характеристика схемы, в идеализированном виде имеющая вид U2 = (- R2/R1 )U1. Интегратор (рис. 7.35, б) имеет идеализированную функциональную характеристику вида U2 = (-1/ RC)INT U1(t)dt, в которых роль масштабирующего коэффициента играет произведение сопротивления точ­ного резистора на емкость конденсатора цепи обратной связи.

В схемотехнике с дискретными схемными элементами проблема реализации точных резисторов нашла удовлетворительное решение. Для технологии интегральных схем эта проблема намного сложнее, но существует альтернативное схемное решение, благода­ря которому резисторы имитируются цепями, содержащими коммутируемые (переклю­чаемые) конденсаторы (рис. 7.35, в). В такие цепи входят конденсатор С и ключевые транзисторы Т1 и Т2, управляемые тактирующими напряжениями U_T1 и U_T2. Транзисторы Т1 и Т2 под воздействием тактирующих напряжений замыкаются поочередно, и конден­сатор С попеременно заряжается через замкнутый ключевой транзистор до напряжения U1 или U2. В момент замыкания ключевого транзистора заряд конденсатора изменяется на величину q = q1 = q2 = C(U1 — U2).Изменение заряда осуществляется короткими им­пульсами тока, протекающими через конденсатор при замыкании соответствующего клю­чевого транзистора.

Среднее значение тока в цепи между точками 1 и 2 составляет величину i= q/T = = (U1-U2)C/T, где Т — период тактирующих импульсов.

Из полученного выражения видно, что в определенном смысле, для средних значе­ний сигналов цепь ведет себя как резистор с сопротивлением R=T/C.

На основе схем с переключаемыми конденсаторами можно строить разнообразные операционные звенья, аналогичные известным из традиционной аналоговой схемотехни­ки, путем замены резисторов эквивалентными им цепями. Сопротивления эквивалентных цепочек управляются значениями тактовой частоты f = 1/T. В схемотехнике с переключае­мыми конденсаторами строятся схемы, масштабные коэффициенты функциональных ха­рактеристик которых зависят от отношения емкостей, которое может задаваться с высокой точностью. Параметры емкостей мало критичны к изменению температуры и старению. Резко (в сотни раз) снижается площадь, занимаемая цепями с переключаемыми конденса­торами в сравнении с цепями, содержащими точные резисторы.

Схема интегратора с переключаемыми конденсаторами, основного элемента для многих операционных звеньев, показана на рис. 7.35, г. Ее функциональная характерис­тика в терминах теории импульсных цепей с использованием Z-преобразования имеет вид H(Z) =

= (-C1/C2)(Z –1 /1-Z –1 ),где Н(Z)-функция передачи интегратора, Z-оператор дискретного преобразования Лапласа.

ПРАКТИЧЕСКИЕ РАЗРАБОТКИ

БИС МРАА020 фирмы «Motorola» (рис. 7.36) — набор конфигурируемых аналоговых блоков CAB (Configurable Analog Blocks), соединяемых между собой и подключаемых к элементам ввода/вывода ключевыми КМОП-элементами. Конфигурации CAB и состоя­ния переключателей определяются содержимым памяти типа SRAM.

БИС реализованы в корпусе с 160 контактами и содержат 20 CAB в матрице 4×5. Каждый CAB (рис. 7.37) содержит один операционный усилитель ОУ, пять регулируемых конденсаторов, компаратор, набор переключателей и управляющую логику.

Для разработок проектов с использованием БИС типа МРАА фирма «Motorola» со­здала специальные средства: библиотеку макрофункций, САПР для проектирования кон­фигурации БИС, кабели для загрузки данных конфигурации из компьютеров и прототипные платы (Evaluation Boards) для верификации проектных решений.

Каждая макрофункция библиотеки соответствует решению определенной задачи и позволяет задать функциональную характеристику проектируемого блока не путем вы­числения требуемых параметров схемы, а путем задания функциональных характерис­тик узла (частоты генератора, коэффициента усиления усилителя, полосы пропускания для фильтра и т. д.).

В качестве САПР разработан программный пакет EasyAnalogDesign-Software, ориентированный на работу в PC-совместимых компьютерах в ОС Windows 95/NT. Работа про­ектировщика с проектом организована в форме интерактивного общения. Проектиров­щик задает типы макрофункций, расположенных в выбранных местах матрицы, и требу­емые свойства узлов. Далее пакет позволяет организовать соединения между схемными элементами и их связи с выходными блоками, контролируя и блокируя при этом недопу­стимые типы соединений. После завершения формирования проекта пакет позволяет загрузить данные конфигурации БИС соединением при помощи специального загрузоч­ного кабеля выхода последовательного порта компьютера с БИС МРАА020.

Прототипная плата Evaluation Board помимо БИС РАА020 содержит цепи, поддержи­вающие функционирование БИС, и различные органы пользовательского управления, что обеспечивает легкость и скорость верификации созданных проектов.

К реализуемым на одном CAB функциональным узлам относятся усилительные каскады с заданным коэффициентом усиления, сумматоры, вычитатели, сглаживающие каскады, цепи выборки и хранения аналоговых сигналов, фильтры первого порядка. Более сложные функ­

циональные узлы, такие как биквадратные и полосовые фильтры, детекторы уровней и др. могут быть образованы с помощью соединения нескольких CAB в требуемую структуру.

Микросхемы семейства ispPAC фирмы «Lattice Semiconductor» имеют ряд отличий от микросхем фирмы «Motorola». В них не используется техника переключаемых конден­саторов, они архитектурно проще (имеют меньше конфигурируемых ресурсов), имеют меньшие габаритные размеры и число контактов ввода/вывода. Память конфигурации реализована по технологии EEPROM и может загружаться через специально выделен­ные контакты JTAG интерфейса. Конфигурация может быть закрыта от несанкциониро­ванного доступа битом секретности. Отличием является и включение в состав конфигу­рируемых ресурсов не только аналоговых, но и цифроаналоговых средств (схема ispPAC20 имеет встроенный 8-разрядный цифроаналоговый преобразователь). Заметим при этом, что цифроаналоговые и аналого-цифровые блоки имеют, как правило, жесткую внутрен­нюю структуру, не позволяющую произвольно их перестраивать. Например, ясно, что из двух 8-разрядных ЦАП или АЦП непосредственным образом не составить 16-разрядные ЦАП и АЦП, поскольку точностные требования к параметрам таких блоков резко разли­чаются. Также не имеет смысла разбивать 16-разрядные ЦАП и АЦП на 8-разрядные, поскольку при реализации 8-разрядных преобразователей не нужны такие жесткие точ­ностные требования, как это необходимо для 16-разрядных.

Структура ИС ispPAC20 (рис. 7.38) имеет в основе два программируемых усилитель­ных блока (РАСЫоск) с дифференциальными входными усилителями, имеющими и диф­ференциальный выход, что позволяет изменять знак и численное значение коэффициента усиления в пределах от 1 до 10 целочисленными приращениями. Конденсаторы цепей обратных связей могут программироваться на величины от 1 до 63 пФ (всего 128 возмож­ных значений) и позволяют строить на основе усилительных ступеней активные фильтры. Возможны конфигурации интеграторов. Как видно из рисунка, один РАС-блок имеет на входе двухвходовый коммутатор, а другой — внешнее управление инвертированием. По­мимо РАС-блоков в БИС включены два аналоговых компаратора, коммутационные линии, 8-разрядный ЦАП, память конфигурации и средства ее загрузки (JTAG контроллер).

Схема ispPACIO отличается от уже рассмотренной наличием только четырех про­граммируемых РАС-блоков.

Точностные возможности макроячеек микросхем ispPAC достаточно далеки от пре­дельных для аналоговой техники, но могут считаться удовлетворительными для нема­лого числа практически реализуемых устройств. Общее представление об этих точно­стных возможностях дают следующие цифры. Приведенный ко входу температурный дрейф макроячейки составляет 50 мкВ/град., диапазон изменения выходного напряже­ния на отдельном выходе микросхемы 3-4 В при сопротивлении нагрузки между диф­ференциальными выходами 300 Ом. Для выходных напряжений АЦП достижимо пол­ное использование напряжения питания 5 В, при этом значение единицы младшего разряда 1,25 мВ. Эксплуатационный диапазон температур микросхемы — от -40 до +85 °С. Если алгоритм работы конкретного устройства допускает наличие пауз в процессе его функционирования, то можно проводить периодическую автокалибровку характерис­тик блоков, длительность которой 100 мс. Автокалибровка гарантирует дифференци­альное напряжение смещения нуля в 1 мВ.

Типовые значения коэффициента гармоник для дифференциального выхода при еди­ничном усилении -88 дб на 10 кГц и -67 дб на 100 кГц, а при коэффициенте усиления 10 соответственно -72 дб и -61 дб.

Максимальная погрешность установки коэффициента усиления макроячейки составляет 4 %.

Погрешность установки частоты полюса в схеме активного фильтра не более 5 %. Время установления выходного напряжения ЦАП с погрешностью в 0,1 % — не более 6 мкс, диффе­ренциальная нелинейность ЦАП — не более значения единицы младшего разряда. Типовое время переключения компаратора при напряжении перепада 10 мВ составляет 750 не.

Типовой входной ток макроячейки — 3 пА, максимальные токи потребления микро­схем — приблизительно 20 мА.

Число циклов стирания-перепрограммирования — не менее 10 000.

Программное обеспечение фирмы «Lattice Semiconductor» под названием РАС-Designer ориентировано на использование в PC-совместимых компьютерах с ОС Windows. САПР позволяет вводить информацию о проекте, моделировать функционирование схем, компилировать проекты и загружать результаты компиляции в память конфигурации БИС.

Программируемые Аналоговые Интегральные Схемы. Производители и виды выпускаемых схем. Первые ПАИС были изготовлены в июне 2000 года. Чип 6 мм х 4 мм содержал. — презентация

Презентация была опубликована 5 лет назад пользователемКирилл Радищев

Похожие презентации

Презентация на тему: » Программируемые Аналоговые Интегральные Схемы. Производители и виды выпускаемых схем. Первые ПАИС были изготовлены в июне 2000 года. Чип 6 мм х 4 мм содержал.» — Транскрипт:

1 Программируемые Аналоговые Интегральные Схемы

2 Производители и виды выпускаемых схем. Первые ПАИС были изготовлены в июне 2000 года. Чип 6 мм х 4 мм содержал 4 х 3 массива аналоговых модулей. С 2000 года фирма Lattice Semiconductor выпускает программируемые аналоговые интегральные схемы (ПАИС) семейства ispPAC (In-System Programmable Analog Circuit) с программированием в системе. ispPAC-10 ispPAC-20 ПАИС семейства ispPAC содержат: схемы последовательного интерфейса, регистры и элементы электрически непрограммируемой энергонезависимой памяти (EEPROM), обеспечивающие конфигурирование матрицы; программируемые аналоговые ячейки (PACcells) и состоящие из них программируемые аналоговые блоки (PACblocks); программируемые элементы для межсоединений (ARP — Analog Routing Pool).

3 Компания Fast Analog Solution предлагает такие микросхемы в серии TRAC. Фирма обозначает их как Field Programmable Analog Devices (FPAD). Разработкой в области программируемых аналоговых схем занимаются также и ведущие российские компаний. Так, специалисты ОАО «НИИТТ и завод «Ангстрем» сосредоточили усилия на разработке и производстве аналого- цифровых БМК (базовых матричных кристаллов) типа «Руль» Н5515ХТ1, Н5515ХТ101, предназначенных для систем сбора данных, контроля и управления, для медицинской техники и контрольно-измерительной аппаратуры.

4 ПАИС компании Anadigm Компания Anadigm выпускает ПАИС 2-го и 3-го поколения. AN120E04, AN121E04, AN220E04, AN221E04 – ПАИС второго поколения, построенная по схемотехнике на переключаемых конденсаторах, обеспечивает широкую полосу частот обработки сигналов, низкий коэффициент гармоник и интермодуляционных искажений, возможность создавать практически любые схемы аналоговой обработки, снижая затраты на разработку и последующий редизайн изделий.

6 Достоинства: Полностью дифференциальная архитектура Дифференциальные входы и выходы Низкое напряжение смещения в режиме прецизионного входа Встроенный регистр последовательных приближений Функции линеаризации Мультиплексор 4:1 Полоса частот 0 – 2МГц Отношение сигнал/шум 100 дБ Коэффициент гармоник -80 дБ Корпус для поверхностного монтажа QFP-44 Напряжение питания +5В Устойчивость к статическому напряжению 4000В Области применения: Схемы обработки сигналов датчиков Комплексная фильтрация Системы промышленной автоматики Системы медицинской диагностики и мониторинга Адаптивные схемы аналоговой обработки Прецизионные схемы управления Схемы ультра низкочастотной обработки сигналов Линеаризация сигналов Достоинства: Динамическое переконфигурирование Полностью дифференциальная архитектура Дифференциальные входы и выходы Низкое напряжение смещения в режиме прецизионного входа Встроенный регистр последовательных приближений Функции линеаризации Мультиплексор 4:1 Полоса частот 0 – 2МГц Отношение сигнал/шум 100 дБ Коэффициент гармоник -80 дБ Корпус для поверхностного монтажа QFP-44 Напряжение питания +5В Устойчивость к статическому напряжению 4000В Области применения: Схемы обработки сигналов датчиков Комплексная фильтрация Системы промышленной автоматики Системы медицинской диагностики и мониторинга Адаптивные схемы аналоговой обработки Прецизионные схемы управления Схемы ультра низкочастотной обработки сигналов Схемы управления модуляторов и приемников полупроводниковых лазеров Линеаризация сигналов AN120E04 Сравнительные характеристики AN121E04

7 Достоинства: Динамическое переконфигурирование 4 конфигурируемые ячейки ввода-вывода 8-разрядный АЦП последовательного приближения Полностью дифференциальная архитектура Дифференциальные входы и выходы Низкое напряжение смещения в режиме прецизионного входа Функции линеаризации Мультиплексор 4:1 Полоса частот 0 – 2 МГц Отношение сигнал/шум 100 дБ Коэффициент гармоник -80 дБ Корпус для поверхностного монтажа QFP-44 Напряжение питания +5 В Устойчивость к статическому напряжению 4000 В Области применения: Схемы аналоговой обработки, программно управляемые в реальном времени Адаптивная фильтрация Адаптивная аналоговая обработка для ЦСП Адаптивные системы промышленной автоматики Системы с авто калибровкой Компенсация разбросов параметров компонентов систем Прецизионные схемы управления Схемы ультра низкочастотной обработки сигналов Адаптивная линеаризация сигналов

8 Достоинства: Динамическое переконфигурирование 4 конфигурируемые ячейки ввода-вывода 8-разрядный АЦП последовательного приближения Полностью дифференциальная архитектура Дифференциальные входы и выходы Низкое напряжение смещения в режиме прецизионного входа Функции линеаризации Мультиплексор 4:1 Полоса частот 0 – 2 МГц Отношение сигнал/шум 100 дБ Коэффициент гармоник -80 дБ Корпус для поверхностного монтажа QFP-44 Напряжение питания +5 В Устойчивость к статическому напряжению 4000 В Области применения: Схемы аналоговой обработки, программно управляемые в реальном времени Адаптивная фильтрация Адаптивная аналоговая обработка для ЦСП Адаптивные системы промышленной автоматики Системы с авто калибровкой Компенсация разбросов параметров компонентов систем Прецизионные схемы управления Схемы ультра низкочастотной обработки сигналов Адаптивная линеаризация сигналов

11 Программируемые аналоговые интегральные схемы 3-го поколения AN131E04/ AN231E04 Процессоры аналоговой обработки сигналов Области применения: Схемы аналоговой обработки, программно управляемые в реальном времени Обработка ПЧ RFID считывателей Адаптивная фильтрация и управление Адаптивная аналоговая обработка для ЦСП Адаптивные системы промышленной автоматики Системы с авто калибровкой Компенсация разбросов параметров компонентов систем Прецизионные схемы управления Схемы ультра низкочастотной обработки сигналов Адаптивная линеаризация сигналов

12 Достоинства: Динамическое переконфигурирование; Полностью дифференциальная архитектура 7 конфигурируемых ячеек ввода/вывода; Низкое напряжение смещения в режиме прецизионного входа – менее 50 мкВ; Буферные преобразователи несимметричных сигналов в дифференциальные; Функции линеаризации; Мультиплексор 4:1; Полоса частот 0 – 2 МГц; Отношение сигнал/шум 120 дБ; Коэффициент гармоник -100 дБ; Корпус для поверхностного монтажа QFN-44; Напряжение питания +3,3В; Устойчивость к статическому напряжению 4000 В

14 Обобщенная архитектура FPAA.

15 Архитектура ПАИС имеет простой и гибкий конфигурационный интерфейс. Он предназначен для работы как в автономном режиме, так и для связи с внешними SPI_ или FPGA EPROM_интерфейсами. В режиме FPGA EPROM после включения питания конфигурация из EPROM будет автоматически загружена в FPAA, и устройство сразу же начнет работать. Конфигурационный интерфейс также выполняет функцию связи FPAA с внешним микроконтроллером через SPI_порт в режиме ведомого устройства. С его помощью возможно наращивание количества ПАИС для создания больших систем аналоговой обработки

16 КОНФИГУРИРУЕМЫЕ АНАЛОГОВЫЕ БЛОКИ обобщенная структура одной из ячеек матрицы КАБ. Каждая ячейка содержит статические и динамические ключи. Динамические ключи управляются входными и тактовыми сигналами, а также логикой регистра последовательного приближения. Статические ключи определяют общие схемы коммутации блоков, значения ёмкостей конденсаторов и подключение входов. Конфигурируемый аналоговый блок содержит также группу из восьми программируемых конденсаторов, каждый из которых может иметь относительное значение ёмкости от 0 до 255 единиц. Для элементов КАМ важно не абсолютное значение ёмкости, а соотношение между ними, которое выдерживается с точностью не меньше 0,1%.

19 AnadigmPID – мощное средство для разработки замкнутых систем с обратной связью. Он позволяет разрабатывать регуляторы в любом сочетании, включая формы I, PI, PD, и PID. Основные входные параметры разработки — это коэффициенты усиления каждого из каналов регулятора. Данные разработки схемы контроллера автоматически и непрерывно передаются из AnadigmPID в AnadigmDesigner 2. По окончании разработки контроллера PID, дальнейшая его модификация может осуществляться стандартными средствами AnadigmDesigner 2.

20 AnadigmFilter – это мощный инструмент, позволяющий разрабатывать более сложно организованные фильтры, чем имеющиеся в базе стандартных КАМ. Стандартные библиотеки КАМ содержат лишь фильтры первого и второго порядков, в которых пользователь устанавливает только величины частоты среза, усиление и добротность. Стандартные библиотечные элементы фильтров могут быть сгруппированы в фильтры более высоких порядков, но для того, чтобы сделать это наиболее эффективно, необходимо использовать дополнительные справочные материалы по разработке фильтров и выполнять громоздкие вычисления вручную. В качестве альтернативы выступает инструмент AnadigmFilter, полностью

23 Входной сигнал Выходной сигнал

25 АЧХ, полученная в ППП «APRA-ЧГУ» АЧХ, полученная в AnadigmDesigner2

26 Таблица полученных результатов ППП «APRA-ЧГУ»AnadigmDesigner2 Собственная частотаw1: 4570,833 w2: 4570,833 w3: 4570,833 w1: 4570,835 w2: 4570,835 w3: 4570,835 Добротностьq1: 1,93185 q2: 0,70711 q3: 0,51764 q1: 1,93 q2: 0,707 q3: 0,518 Полюса передаточной функции S1,S